ИННОВАЦИИ БИЗНЕСУ

Результат выполнения научно-исследовательской работы.

Устройство применяется в цифровой вычислительной технике и может использоваться для приема и декодирования информации в режиме реального времени, представленной в последовательном фазоманипулированном помехоустойчивом коде «Манчестер 2», и передаваемой по высоконадежным сверхскоростным каналам связи.

На фигуре 1 представлена структурная схема устройства, где приняты следующие обозначения:

1 - декодер;

2 - блок распараллеливания;

3 - 20-ти разрядный параллельный регистр.

Элементы 1, 2, 3 соединены последовательно.

На фигуре 2 представлена принципиальная схема блока распараллеливания.

Принцип работы устройства, преобразующего код «Манчестер 2» в параллельный код состоит в следующем.

Информация в последовательном фазоманипулированном коде «Манчестер 2» (фиг.3а), состоящая из одного стартового лита (лог.1), 20-ти бит информации и не менее двух стоповых бит (лог. 0) поступает на декодер 1 (фиг. 1), где происходит преобразование кода «Манчестер 2» в последовательный код (фиг. 3б) и формирование последовательности импульсов тактовой частоты, соответствующей частоте кода «Манчестер 2» (фиг 3в). Каждый импульс расположен внутри битового интервала.

С декодера 1 (фиг. 1) информация в виде последовательного кода и последовательность тактовых импульсов поступают на блок распараллеливания 2 (фиг.1). Последовательный код поступает на инвертор 4 (фиг. 2), а последовательность тактовых импульсов на входы синхронизации d-триггеров 28 - 49 и третий вход элемента 3-ИЛИ-НЕ 50 (фиг. 2). В начальный момент времени на вторых входах элементов 2-ИЛИ-НЕ 6,…,27 находятся логические нули и сигналы, поступающие на их первые входы проходят без изменения, поэтому совокупность d-триггеров 28 - 49 и элементов 2-ИЛИ-НЕ 6 - 27 представляет собой сдвиговый регистр, в котором по тактовым импульсам происходит сдвиг информации. Динамика продвижения информации по d-триггерам 28,…, 49 представлена на фигурах 3г, 3д1,..., 3д20, 3е соответственно. По переднему фронту первого импульса стартовый бит записывается в d-триггер 28, по переднему фронту второго импульса стартовый бит записывается в d-триггер 29, а в d-триггер 28-первый информационный бит и т. д. По переднему фронту двадцать второго тактового импульса стартовый бит записывается в d-триггер 49, двадцать информационных бит будут записаны в d-триггеры 29 - 48, первый стоповый бит в d-триггер 28. В Интервале времени между задним фронтом двадцать второго тактового импульса и передним фронтом двадцать третьего тактового импульса на выходе элемента 3-ИЛИ-НЕ 50 возникает импульс (фиг. 3з), по которому сигналы д1…д20 с прямых выходов d-триггеров 29-48 (двадцать информационных бит), объединенные в выходную шину d записываются в параллельный регистр 3 (фиг. 1). На фигуре 3и изображена информация на выходной шине параллельного регистра 3 (фиг. 3). После записи информации в параллельный регистр, для приема новой посылки данных необходимо сбросить в ноль d-триггеры 28 - 49, для чего организована обратная связь-инверсный выход d-триггера 49 соединен через инвертор 5 со вторыми входами элементов 2-ИЛИ-НЕ 6 - 27. На фигуре 3е показан сигнал на выходе d-триггера 49. Сигнал, поступающий на вторые входыэлементов 2-ИЛИ-НЕ 6 - 27 показан на фигуре 3ж. Сброс происходит по перепаду сигнала на фиг. 3ж из нуля в единицу.

Для контроля за декодированием кода Манчестер 2 и записью выходной информации в параллельный регистр наружу выведены сигналы последовательности тактовых импульсов (фиг.3в) с выхода декодера 1 (фиг. 1) и сигнал записи (фиг. 3ж) в параллельный регистр 3 (фиг.1) с выхода элемента 3 И-НЕ 50 (фиг. 2).

Устройство работает только на прием, т. к. зачастую передатчику не требуется ответных слов, подтверждающих получение информации.

Устройство способно принимать информацию с частотой до 30Мбит/с в режиме реального времени. Настройка на частоту осуществляется декодером 1 (фиг. 1).

Схема устройства достаточно проста и легко может быть реализована на программируемых логических интегральных схемах (ПЛИС).

Фиг.1

Фиг.2

Фиг.3