ИННОВАЦИИ БИЗНЕСУ

Результат выполнения научно-исследовательской работы.

Ячейка матрицы памяти включает проводящую шину первого уровня, расположенную на подложке, электрически изолирующей её от других проводящих шин первого уровня матрицы. С шиной первого уровня перекрещивается проводящая шина второго уровня. Шины первого и второго уровней разделяет слой диэлектрика толщиной от 3 до 100 нм, Изолирующая щель выполнена в форме открытого торца слоя диэлектрика в областях перекрещивания шин первого и краёв шин второго уровней. В изолирующей щели находится материал с переменной проводимостью, меняющейся при прохождении через него потока электронов, Среда над поверхностью изолирующей щели обеспечивает обмен частицами материала с переменной проводимостью. Шина одного из уровней выполнена из полупроводника р- илиn-типа.

Проводящая шина первого уровня отделена от других проводящих шин первого уровня матрицы областями полупроводникаn-типа. Толщина слоя диэлектрика над областями полупроводникаn-типа выбрана такой, чтобы было исключено образование на их поверхности каналов с инверсной проводимостью. Полупроводниковая шина выполнена из кремния. Дополнительно имеется проводящая металлическая шина третьего уровня, параллельно проводящей шине, и выполненная из полупроводника. Шины второго и третьего уровня разделяет слой диэлектрика. Шина третьего уровня имеет омические контакты к шине, выполненной из полупроводника. Поверхность изолирующей щели выполнена из диоксида кремния.

Фиг.1

1-край проводящей (металлической) шины второго уровня;

2-слой диэлектрика(sio2);

3-изолирующая щель;

4-проводящая шина первого уровня из полупроводника р-типа(кремний);

5-материал с переменной проводимостью;

6-«остаточный» диэлектрик толщинойh.

На фиг. 1 показано схематичное изображение поперечного сечения фрагмента ячейки матрицы памяти, включающего изолирующую щель после выполнения электроформовки.

Фиг.2

На фиг. 2 схематично показаны фрагменты матрицы памяти в плане. Форма периметра открытого торца диэлектрической плёнки: а - по внешним краям проводящей шины второго уровня, б - внутри области перекрещивания проводящих шин двух уровней. 1 - проводящие (металлические) шины второго уровня, 2 - проводящие шины первого уровня (полупроводник р-типа), 3 - открытые торцы диэлектрической плёнки (изолирующие щели), 4 - подложка, электрически изолирующая друг от друга проводящие шины первого уровня матрицы. Пунктиром выделена ячейка матрицы памяти.

На фиг. 3 показана принципиальная электрическая схема фрагментов матрицы памяти, приведённых на фиг. 2. 1 - проводящие шины второго уровня, 2 - проводящие шины первого уровня, 3 - элемент матрицы, обладающий выпрямляющей ВАХ и имеющий два состояния (высоко- и низкопроводящее). Пунктиром выделена ячейка матрицы памяти.

Фиг.4

На фиг. 4 показана типичная форма сглаженных ВАХ элемента матрицы для напряжений прямой полярности после выполнения электроформовки .

На фиг. 5 приведены поперечные сечения фрагмента матрицы памяти при использовании в качестве подложки, изолирующей шины первого уровня друг от друга, полупроводникаn-типа проводимости. 1 - проводящая (металлическая) шина второго уровня, 2 - слой толстого диэлектрика (sio₂) над областями полупроводникаn-типа, 3 - слой тонкого диэлектрика (sio₂), 4 - проводящие шины первого уровня из полупроводника (кремния) р-типа, 5 - подложка из полупроводника (кремния)n-типа проводимости, 6 - изолирующие щели в форме открытого торца слоя тонкого диэлектрика.

Фиг.5

Фиг.6

На фиг. 6 показан фрагмент матрицы памяти с использованием проводящих шин трёх уровней. 1 - проводящая шина второго уровня, 2 - проводящие шины первого уровня из полупроводника (кремния) р-типа, 3- проводящие металлические шины третьего уровня, 4 - слой толстого диэлектрика (sio ₂) над областями полупроводника n-типа, 5 - слой диэлектрика, 6 - защитный слой, 7 - подложка из полупроводника (кремния)n-типа проводимости, 8 - слой тонкого диэлектрика (sio₂), 9 - изолирующие щели в форме открытого торца слоя тонкого диэлектрика, 10 - области омического контакта. Пунктиром выделена ячейка матрицы памяти.

При функционировании матрицы памяти каждая ячейка может находиться в следующих режимах.

1. Режим хранения информации. При отключенном питании ячейка сохраняет одно из двух состояний: высоко- (on) или низкопроводящее (off) в зависимости от того (фиг. 4), каким была амплитуда последнего переключающего импульса напряжения. Высокопроводящему состоянию соответствует малая ширинаh(фиг. 1) изолирующего зазора (1 - 2 нм), низкопроводящему - относительно большая (более 4 нм).

2. Режим считывания. На выбранную ячейку подается импульс напряжения прямой полярности с амплитудой меньшей порогового значенияu _th»u _fr(фиг. 4). Это обеспечивает неразрушающий характер считывания. Состояние ячейки (onилиoff) определяется путем измерения тока через неё. Длительность импульса считывания ограничивается снизу задержками в соответствующих электрических цепях.

3. Режим переключения из состоянияoffв состояниеon. На выбранную ячейку подается импульс напряжения прямой полярности с амплитудой вблизи значенияu _max»4ё5 В (фиг. 3). Поскольку это напряжение значительно превышает пороговое значение u _th, идёт интенсивный процесс образования и накопления частиц проводящей фазы, приводящий к зарастанию изолирующего зазора и уменьшению его шириныh. Поскольку процесс накопления частиц проводящей фазы - относительно медленный, длительность импульса напряжения должна быть относительно велика (более нескольких мкс для экспериментальных образцов элемента памяти).

4. Режим переключения из состоянияonв состояниеoff. На выбранную ячейку подается импульс напряжения прямой полярности с амплитудой в диапазоне от 7 до 12 В в зависимости от желаемого сопротивления ячейки в состоянииoff, которое растёт с увеличением амплитуды импульса. При этом происходит удаление («выжигание») части проводящего материала с поверхности изолирующей щели и увеличение ширины изолирующего зазораh.Процесс удаления проводящего материала - относительно быстрый и требует малых длительностей соответствующего импульса напряжения (для экспериментальных образцов элемента памяти получены значения вплоть до 50 нс).

5. Пассивный режим. На невыбираемую ячейку попадают напряжения обратной полярности с амплитудой, близкой к амплитуде прямого напряжения, подаваемого на выбираемуюячейку. При этом большая часть приложенного напряжения падает на обеднённом слое, образующемся на поверхности полупроводниковой проводящей шины, который и ограничивает ток через ячейку, а состояние проводящего материала в изолирующей щели не меняется. Чтобы прикладываемые к ячейке обратные напряжения падали в основном на обеднённом слое, концентрация легирующей примеси в полупроводнике должна выбираться из следующих условий: во всех состояниях ячейки ширина обеднённого слоя должна быть много больше шириныhизолирующего зазора, а обратный ток обеднённого слоя долженбыть много меньше тока изолирующего зазора, измеряемого в прямом направлении.

Разработанное устройство позволяет выбирать произвольную ячейку матрицы в различных режимах. Испытания элементов матрицы памяти на стабильность ВАХ (сохранность информации) при длительном хранении с отключенным питанием в течение более двух лет наблюдений продемонстрировали, что существенных изменений ВАХ не было обнаружено.

Таким образом, предложенная ячейка матрицы памяти обладает полным набором функций, необходимых для её использования в качестве энергонезависимого электрически перепрограммируемого запоминающего устройства.