ИННОВАЦИИ БИЗНЕСУ

Результат выполнения конструкторской разработки.

На рис. представлена схема устройства для автоматического регулирования реактивной мощности.

Устройство для автоматического регулирования реактивной мощности содержит загрузку 1, источник реактивной мощности 2, датчик режима сети 3, блок синхронизирующих импульсов 4, блок импульсно-фазового управления 5, четыре перемножителя 6-9, три интегратора 10-12, устройство вычисления квадратного корня 13 и элемент сравнения 14. Источник реактивной мощности 2 состоит из последовательно соединенных индуктивности 15, емкости 16 и двух встречно-параллельно включенных тиристоров 17, 18. Датчик режима сети 3 включает в себя трансформатор напряжения 19 и трансформатор тока 20.

Нагрузка 1 подключена к сети через трансформатор тока 20 и параллельно цепи из последовательно включенных индуктивности 15, емкости 16 и встречно-параллельно включенных тиристоров 17, 18. Трансформатор напряжения 19 подключен параллельно сети, а его выход соединен с первым и вторым входом первого перемножителя 6, первым входом третьего перемножителя 8 и входом блока синхронизации импульсов 4. Выход трансформатора тока 20 соединен с первым и вторым входом второго перемножителя 7 и вторым входом третьего перемножителя 8. Выходы первого-третьего перемножителей 6-8 связаны с первыми входами интеграторов 10-12. Выходы первого 10 и второго 11 интегратора подключены к соответствующим входам четвертого перемножителя 9, выход которого через устройство вычисления квадратного корня 13 соединен с первым входом элемента сравнения 14. Выход элемента сравнения 14 связан с входом блока импульсно-фазового управления 5. Выход блока синхронизации импульсов 4 подключен к вторым входам интеграторов 10-12, выход третьего интегратора 12 подключен к второму входу элемента сравнения 14. Выход блока импульсно-фазового управления 5 подключен к тиристорам 17, 18 компенсатора реактивной мощности 2.

В качестве перемножителя использована микросхема К525ПС3, интегратор выполнен на базе операционного усилителя К140УД7, устройство вычисления квадратного корня выполнено на базе операционных усилителей и описано в [5]. Блок синхронизации импульсов выполнен по патенту [6].